Show HN: Atopile – Diseña placas de circuito con código

Discusión en Hacker News ↗

Una nueva herramienta de código abierto llamada Atopile busca permitir a los ingenieros diseñar placas de circuito como código legible por humanos en lugar de esquemáticos tradicionales, prometiendo mejor reutilización, control de versiones y generación automática de netlists, BOMs y layouts de KiCad. Los comentaristas están entusiasmados con los “paquetes” de hardware modulares y compartibles, y con funciones futuras como selección de componentes basada en ecuaciones, simulación y auto‑layout más inteligente, pero muchos ingenieros con experiencia son escépticos de que el texto pueda reemplazar a los esquemáticos visuales o resolver problemas difíciles como el ruteo, la EMI y el diseño analógico complejo. El debate se centra en si los flujos de trabajo centrados en código pueden mejorar de verdad los procesos reales de PCB sin sacrificar legibilidad, verificación e integración con el ecosistema existente.

Recepción general

  • Muchos comentaristas están entusiasmados con el diseño de PCB impulsado por código, especialmente por la reutilización de circuitos comunes, menos errores de copiar y pegar, y una mejor colaboración mediante Git/CI.
  • Otros, especialmente ingenieros eléctricos experimentados, son escépticos de que los esquemas basados en texto resuelvan sus principales problemas, que ven más en el layout, las bibliotecas y la integración con fabricación que en la captura de esquemas.

Lenguaje y enfoque

  • Atopile es un DSL personalizado, en gran medida declarativo e inspirado en Python, orientado a la legibilidad, las unidades/tolerancias y una expresividad restringida (frente a Python completo/HDL).
  • Introduce “interfaces” (señales agrupadas como I²C, SPI) que pueden conectarse entre módulos; el emparejamiento actual se basa en nombres y los roles direccionales (master/slave, UART TX/RX) todavía son rudimentarios.
  • Algunos argumentan que un lenguaje existente (Python, s-expressions de Lisp, Verilog/V-AMS) sería mejor; otros prefieren un marcado ligero y específico del dominio.

Reutilización, bibliotecas y ecosistema

  • Fuerte enfoque en módulos reutilizables (p. ej., reguladores, ESP32, teclados), un registro de paquetes y compartir diseños como paquetes en PyPI/NPM.
  • Búsqueda integrada de componentes: dado un número de parte de JLC, Atopile puede obtener footprints y crear definiciones de componentes; hay planes para ampliar una base de datos de componentes abierta y más rica.

Integración con herramientas existentes

  • Hoy genera netlists/BOMs y depende de KiCad para el layout; ya existe cierta reutilización de fragmentos de layout.
  • Importar desde otros formatos de esquemáticos es posible en principio, pero actualmente se considera de poco valor; exportar de vuelta a esquemáticos tradicionales todavía no está soportado.

Layout, autorouting y simulación

  • El equipo pospone explícitamente el autorouting/colocación completos, argumentando que las herramientas actuales carecen de la intención de diseño (corrientes, voltajes, restricciones) que ellos buscan codificar primero.
  • Ideas discutidas: colocación inspirada en la física (resortes/repulsión), tipos conscientes de pares diferenciales/impedancia, y más adelante integración con SPICE/simulación mediante CI.

Preocupaciones y críticas

  • Varios ingenieros eléctricos subrayan el valor perdurable de los esquemáticos visuales para la comprensión, la revisión, el diseño analógico/de potencia y la depuración; temen que las vistas solo de código sean inutilizables en placas grandes y complejas.
  • El visualizador se pide con frecuencia; los mantenedores están de acuerdo en que es importante, pero es costoso de construir, así que queda postergado frente al lenguaje, el solver y las herramientas.
  • Algunos ven Atopile como “solo un netlist más bonito” o como una reinvención de flujos existentes de HDL/netlist; otros responden que la verdadera novedad está en el flujo de trabajo, la reutilización y el ecosistema.

Direcciones futuras y deseos

  • Solucionador de ecuaciones con unidades/tolerancias, optimización consciente del BOM (coste, disponibilidad, número de líneas del BOM), efectos de temperatura.
  • Mejor language server, soporte de editor, LSP y material educativo.
  • Restricciones de layout de nivel superior, hooks de floorplanning y más comprobaciones específicas del dominio (sobretensión/sobrecorriente, carga del regulador, indicaciones de EMC/EMI).