Assembly Hall of Shame

मूल लेख ↗ Hacker News चर्चा ↗

एक open-source project जो सबसे धीमे x86 instructions का catalog बनाता है, दिखाता है कि कैसे कुछ patterns—जैसे MMIO accesses और subnormal floating-point operations—आधुनिक CPUs को milliseconds या यहाँ तक कि seconds तक रोक सकते हैं। टिप्पणीकार इसे software performance और latency की व्यापक चिंताओं से जोड़ते हैं, यह बताते हुए कि abstraction की परतें, OS input pipelines, और display refresh rates आज की मशीनों को बहुत पुराने hardware की तुलना में कम responsive महसूस करा सकते हैं, भले ही throughput बहुत अधिक हो। इस काम को CPU behavior में एक खेल-खेल में गहरी पड़ताल और performance pitfalls को समझने के एक व्यावहारिक संसाधन, तथा संभावित security implications—जैसे system management interrupts में बाधा डालने के लिए लंबे समय तक चलने वाले निर्देशों का दुरुपयोग—दोनों के रूप में देखा जाता है.

परियोजना और संबंधित उपकरण

  • रिपॉज़िटरी को x86 के रोगग्रस्त निर्देशों और पैटर्नों की एक मज़ेदार लेकिन गंभीर सूची के रूप में देखा जाता है।
  • यह कामों के एक बड़े समूह से जुड़ा है: undocumented instructions के लिए opcode-space bruteforcing, “mov-only” compilers, disassembly में control-flow art, binary visualization tools, और SMI-breaking demos।
  • कुछ लोग पूछते हैं कि क्या यह व्यावहारिक pitfalls खोजता है या मुख्यतः मज़े के लिए है; अन्य लोग स्पष्ट सुरक्षा/विश्वसनीयता प्रेरणाओं की ओर इशारा करते हैं।

धीमे निर्देश, MMIO, और architecture

  • कई worst-case sequences subnormal floating-point operations और MMIO interactions पर निर्भर करती हैं, खासकर PCIe और ACPI I/O ports के माध्यम से।
  • एक खास उदाहरण fxrstor64 on MMIO है, जो apparently PCIe path को कई सेकंड तक stall कर सकता है; चर्चा में forward-progress guarantees की कमी का उल्लेख है।
  • कुछ लोगों को लगता है कि MMIO-based tricks “cheating” हैं और वे केवल main memory तक सीमित परिणाम पसंद करते हैं; अधिक “pure” instruction timings के लिए uops.info का उल्लेख किया जाता है।

Latency, throughput, और UX

  • इस पर बहस कि 1 ms में कितने instructions फिट होते हैं और आधुनिक सिस्टम अभी भी धीमे क्यों महसूस होते हैं।
  • Classic response-time thresholds (0.1 s “instant”, 1 s flow, 10 s attention) का हवाला दिया जाता है, लेकिन अन्य लोग बताते हैं कि इंसान बहुत छोटे अंतर भी पकड़ सकते हैं (context के अनुसार tens of ms या उससे कम)।
  • Input pipeline के विवरण (USB polling, monitor refresh, OS layers) पर चर्चा होती है; पुराने सिस्टमों में कभी-कभी modern stacks की तुलना में input-to-display latency काफी कम होती है।
  • Throughput optimizations (batching) और latency के बीच अंतर पर जोर दिया जाता है, और modern designs अक्सर पहले को प्राथमिकता देते हैं।

Software bloat और regressions

  • Software के hardware gains को consume करने तक bloating होने वाले laws का उल्लेख किया जाता है।
  • आधुनिक Notepad/MSPaint के लंबे समय से स्थापित व्यवहार बदलने और muscle memory तोड़ने की शिकायतें; कुछ उपयोगकर्ता इसी कारण newer Windows releases से बचते हैं।

NOP semantics और microarchitectural pedantry

  • इस पर विस्तृत बहस कि nop “कुछ नहीं करता” बनाम “instruction pointer बढ़ाता है,” और decoding तथा microarchitectural implementation के साथ यह कैसे interact करता है।
  • चर्चा में legacy encodings (XCHG AX,AX), reserved NOPs, और speculative RIP handling के विवरण शामिल हैं।

Timing instructions और measurement quirks

  • rdtsc overhead पर चर्चा होती है; एक टिप्पणीकार कुछ microarchitectures पर ~25 cycles नोट करता है, जबकि repo में दिखी अधिक लागत संभवतः कई in-flight rdtsc calls के एक-दूसरे में interference करने से आती है।
  • rdtsc/rdtscp की timing barriers और ordering instructions के रूप में भूमिकाओं की संक्षिप्त तुलना की जाती है।

निचले स्तर के tricks और edge cases

  • TLB misses, scatter/gather, और यहाँ तक कि page-table / MMU behavior का उपयोग करके arbitrarily long या looping operations बनाने के विचार उठाए जाते हैं।
  • PCIe को एक packet network बताया जाता है; exotic bridges के माध्यम से extreme latencies सैद्धांतिक रूप से संभव होने का उल्लेख है.