IBM presenta un procesador de doble arquitectura de próxima generación para IBM Z y LinuxONE
El nuevo procesador de mainframe de IBM para IBM Z y LinuxONE puede ejecutar de forma nativa tanto su ISA tradicional s390x como Arm AArch64 en cada núcleo, lo que permite que cargas de trabajo Linux e IA se ejecuten directamente en mainframes de alta fiabilidad y con latencia muy baja. Los comentaristas destacan el diseño agresivo del chip —5,7 GHz en un nodo de 2 nm, una jerarquía de caché inusual y grandes aceleradores de inferencia integrados— mientras lo comparan con esfuerzos multi-ISA anteriores y microcontroladores de doble arquitectura existentes. El anuncio también reaviva el debate sobre la estrategia a largo plazo de IBM: si la inversión continuada en mainframes potentes pero caros refleja una innovación genuina o una forma de sostener una base de clientes heredada y en contracción.
Innovación y reputación de IBM
- Algunos comentaristas rechazan la idea de que IBM “dejara de innovar”, citando el trabajo continuo en POWER, Z, cachés avanzadas, E/S y aceleradores de IA.
- Otros sostienen que IBM ha restado importancia a la innovación orientada al producto en favor de los servicios/consultoría y que está en un declive lento, con los mainframes y POWER volviéndose nichos.
Diseño y funcionamiento de doble ISA
- Cada núcleo físico del nuevo chip puede decodificar y ejecutar de forma nativa tanto instrucciones s390x (IBM Z) como AArch64 (ARM), cambiando de modo bajo control del hipervisor.
- Parece que el modo se elige por LPAR/VM (Linux on Z vs Linux on ARM), no mezclado dentro de un solo proceso.
- Internamente, como otros CPU complejos, ambas ISA se traducen a micro-opciones; algunos lo comparan con una “traducción” microcódigo en lugar de un JIT de software como Transmeta.
- Se menciona un mapeo bidireccional del estado de hilos entre ARM y Z, pero los detalles y la granularidad no están claros.
Arquitectura de mainframe: caché, E/S, fiabilidad
- Los chips de la era Telum tienen una L2 por núcleo extremadamente grande (del orden de decenas de MB), con capacidad no utilizada agrupada dinámicamente en una caché compartida de nivel superior entre núcleos e incluso sockets.
- Los comentaristas destacan la capacidad de E/S excepcional de los mainframes, la redundancia, la intercambiabilidad en caliente y el servicio “phone home”, lo que permite una utilización y un tiempo de actividad muy altos (múltiples “nueves”).
Motivaciones: cargas de trabajo, IA y elección de ARM
- ARM se elige sobre POWER para la segunda ISA principalmente por la madurez del ecosistema Linux y un mejor soporte de bibliotecas de IA/ML.
- El objetivo es alojar cargas de trabajo Linux/IA (p. ej., inferencia de detección de fraude “in-transaction”) directamente en el mainframe, con acceso a nivel de instrucción a los aceleradores de inferencia integrados.
Modelo de negocio y adopción
- Muchos creen que casi todos los clientes de mainframe son sectores heredados de finanzas, seguros y otros trabajos de transacciones de alto volumen; se duda de una nueva adopción, aunque no se descarta.
- IBM históricamente diferencia licencias/precios por tipo de carga de trabajo; los comentaristas esperan niveles separados para z/OS, Linux on Z, Java y ahora Linux on ARM.
Comparaciones y preocupaciones
- La discusión compara esto con esfuerzos anteriores de doble ISA (PowerPC 615, eCLipz), Transmeta, la traducción de micro-opciones de x86 y ARM Thumb/Jazelle.
- Se plantean preocupaciones sobre las compensaciones de rendimiento, las diferencias en el modelo de memoria, la seguridad del uso compartido de caché y si el modo ARM sacrifica parte de la eficiencia potencial.
- Algunos lo ven como una forma de vender capacidad de mainframe que de otro modo no se usaría como particiones ARM; otros lo ven como algo técnicamente impresionante pero para un nicho muy caro.