中国研究人员正在规划使用整片晶圆的 1,600 核芯片

晶圆级概念与良率管理

• 评论者指出，晶圆级集成并不是新想法，只是如今借助 Cerebras 等例子变得更可行。
• 担忧在于，如此巨大的芯片上良率低、缺陷多。讨论集中在通过加入冗余（额外核心、链路）以及使用保险丝或晶圆后修复来禁用坏区域。
• 有人建议放宽关键布线/监控逻辑的设计规则，以提高良率。
• 另一个旁支问题是像 TSMC 这样的晶圆厂会如何就低良率收费；帖子中没有得到解答。

布线、异构性与可靠性

• 主要风险是：处在路由路径上的网络模块或核心一旦出现缺陷，可能造成不规则的延迟和带宽。
• 有人认为，现有 CPU 本就存在核心到核心延迟的异构性，而软件大多会忽略这一点。
• 也有人担心，大而不规则的拓扑会让性能难以预测，不过 Cerebras 被拿来作为证明：围绕故障进行稳健路由是可行的。

散热与供电

• 散热被视为核心挑战，但并非不可克服。
• 提出的方案包括：水冷铜块、浸没式冷却、相变蒸汽冷却，以及工业级散热器/泵。
• 供电被强调为比散热更可怕的问题，涉及数万安培以及复杂的机械接口。
• 有人指出，让大量核心在更低电压/更低时钟频率下运行，可以让总功耗更易控制。

制程节点、性能与设计权衡

• 文中描述的中国设计采用 22 nm 工艺，被认为是成熟工艺，但远非最先进。
• 有人推测，较老节点的良率也许足以让晶圆级方案可行，但“接近 100% 良率”到底意味着什么并不清楚。
• 讨论还涉及用频率换面积，以及采用近阈值电压来限制功耗。

历史先例

• 过去的晶圆级尝试被提及：1980 年代早期/1990 年代项目、神经形态晶圆、Inmos/transputer 思路，以及失败的商业尝试。
• 教训是：历史上瓶颈一直是封装/散热和经济可行性，而不是纯粹的技术可实现性。

中国、经济与可行性

• 讨论转而围绕中国宏观经济展开：有人认为不断上升的债务、通缩和人口问题会限制这类项目的长期支撑；也有人认为“崩溃”叙事被夸大或带有政治动机。
• 没有形成共识；经济前景被描述为高度争议。

软件生态与采用

• 多位评论者强调，硬件成功还取决于软件生态和标准。
• 怀疑者认为，中国尚未围绕新型硬件建立广泛采用的软件栈，而非标准架构若缺少强大的工具链和用户基础就很难推广。
• 也有人反驳说，如果这些芯片真的可用且易获得，软件自然会跟上；而硬件才是更难、更资本密集的一环。