चीनी शोधकर्ता 1,600-कोर चिप्स की योजना बना रहे हैं जो पूरी वेफर का उपयोग करती हैं
चीनी शोधकर्ता लगभग 1,600 कोरों वाली वेफर-स्केल चिप्स का अन्वेषण कर रहे हैं, जो अवधारणा में Cerebras के विशाल AI प्रोसेसरों जैसी हैं, जो अलग-अलग डाइज़ के बजाय पूरी सिलिकॉन वेफर का उपयोग करती हैं। टिप्पणी करने वाले दोष सहनशीलता, पावर डिलीवरी, रूटिंग, और अत्यधिक कूलिंग आवश्यकताओं जैसी तकनीकी चुनौतियों पर विचार करते हैं, साथ ही यह भी नोट करते हैं कि पहले के वेफर-स्केल प्रयास दशकों पुराने हैं और Cerebras ने पहले ही एक व्यावहारिक कार्यान्वयन प्रदर्शित किया है। बातचीत चीन की आर्थिक और औद्योगिक संभावनाओं को भी छूती है, जिसमें यह शामिल है कि क्या उसके हार्डवेयर अग्रिमों के साथ मजबूत सॉफ़्टवेयर इकोसिस्टम और निरंतर निवेश भी आएगा।
वेफर-स्केल अवधारणा और यील्ड प्रबंधन
- टिप्पणी करने वाले ध्यान देते हैं कि वेफर-स्केल इंटीग्रेशन एक पुराना विचार है, जिसे अब Cerebras जैसे उदाहरणों ने व्यावहारिक बना दिया है।
- चिंता: इतने बड़े डाइज़ पर कम यील्ड और दोष। चर्चा का केंद्र अतिरिक्तता (extra cores, links) को डिज़ाइन में शामिल करना और खराब क्षेत्रों को अक्षम करने के लिए फ्यूज़ या पोस्ट-फैब मरम्मत का उपयोग करना है।
- कुछ लोग सुझाव देते हैं कि यील्ड सुधारने के लिए महत्वपूर्ण रूटिंग/सुपरवाइजरी लॉजिक पर डिज़ाइन नियमों को ढीला किया जाए।
- एक सहायक प्रश्न उठता है कि TSMC जैसे फाउंड्री खराब यील्ड के लिए बिल कैसे करती हैं; थ्रेड में यह अनुत्तरित रहता है।
रूटिंग, विषमता, और विश्वसनीयता
- मुख्य जोखिम: नेटवर्क ब्लॉक्स या उन कोरों में दोष जो रूटिंग पाथ्स पर बैठते हैं, अनियमित विलंब और बैंडविड्थ पैदा कर सकते हैं।
- कुछ का तर्क है कि मौजूदा CPUs में पहले से ही कोर-से-कोर विलंब में विषमता होती है और सॉफ़्टवेयर इसे ज़्यादातर अनदेखा करता है।
- अन्य लोग चिंता करते हैं कि बड़े, अनियमित टोपोलॉजी प्रदर्शन को अप्रत्याशित बना देती हैं, हालांकि Cerebras को इस बात के प्रमाण के रूप में उद्धृत किया जाता है कि खराबियों के आसपास मजबूत रूटिंग संभव है।
कूलिंग और पावर डिलीवरी
- गर्मी हटाना एक मुख्य चुनौती माना जाता है, लेकिन असाध्य नहीं।
- प्रस्तावित समाधान: पानी से ठंडे किए गए कॉपर ब्लॉक, इमर्शन कूलिंग, वाष्प-चरण परिवर्तन, और उद्योग-स्तरीय रेडिएटर/पंप।
- पावर डिलीवरी को कूलिंग से भी अधिक डरावना बताया गया है, जिसमें दसियों हज़ार एम्पियर और जटिल यांत्रिक इंटरफेस शामिल हैं।
- कई लोग नोट करते हैं कि कई कोरों को कम वोल्टेज/क्लॉक स्पीड पर चलाने से कुल पावर को प्रबंधनीय रखा जा सकता है।
प्रोसेस नोड, प्रदर्शन, और डिज़ाइन ट्रेडऑफ़
- वर्णित चीनी डिज़ाइन 22 nm प्रोसेस का उपयोग करता है, जिसे परिपक्व लेकिन अत्याधुनिक से बहुत दूर माना जाता है।
- कुछ लोग अनुमान लगाते हैं कि पुराने नोड्स इतनी अच्छी यील्ड दे सकते हैं कि वेफर-स्केल व्यवहार्य हो जाए, लेकिन “near-100% yield” का मतलब क्या है यह अस्पष्ट है।
- चर्चा में आवृत्ति के बदले क्षेत्र का ट्रेडऑफ़ और पावर सीमित करने के लिए near-threshold voltage के उपयोग पर बात होती है।
ऐतिहासिक पूर्ववृत्त
- पिछले वेफर-स्केल प्रयासों का उल्लेख किया जाता है: शुरुआती 1980s/1990s परियोजनाएँ, न्यूरोमॉर्फिक वेफर्स, Inmos/transputer विचार, और असफल व्यावसायिक प्रयास।
- सबक: पैकेजिंग/कूलिंग और आर्थिक व्यवहार्यता ऐतिहासिक रूप से बाधाएँ रही हैं, न कि केवल भौतिक संभवता।
China, अर्थशास्त्र, और व्यवहार्यता
- थ्रेड China की मैक्रोइकोनॉमी पर बहस में भटक जाता है: कुछ लोग दावा करते हैं कि बढ़ता ऋण, डिफ्लेशन, और जनसांख्यिकीय समस्याएँ ऐसे प्रोजेक्ट्स के लिए दीर्घकालिक समर्थन सीमित करेंगी; अन्य कहते हैं कि “collapse” वाली कथाएँ अतिरंजित या राजनीतिक रूप से प्रेरित हैं।
- कोई सहमति नहीं बनती; आर्थिक दृष्टिकोण को अत्यधिक विवादित बताया गया है।
सॉफ़्टवेयर इकोसिस्टम और अपनाना
- कई लोग जोर देते हैं कि हार्डवेयर सफलता सॉफ़्टवेयर इकोसिस्टम और मानकों पर निर्भर करती है।
- संशयवादी तर्क देते हैं कि China ने अभी तक नवोन्मेषी हार्डवेयर के आसपास व्यापक रूप से अपनाए गए सॉफ़्टवेयर स्टैक नहीं बनाए हैं, और गैर-मानक आर्किटेक्चर मजबूत टूलचेन और उपयोगकर्ता आधार के बिना संघर्ष करते हैं।
- अन्य लोग जवाब देते हैं कि यदि ऐसे चिप्स काम करते हैं और सुलभ हैं, तो सॉफ़्टवेयर उनके पीछे आएगा, और हार्डवेयर ही अधिक कठिन, अधिक पूंजी-गहन हिस्सा बना रहता है।