JEDEC publica el estándar de memoria gráfica GDDR7

Artículo original ↗ Discusión en Hacker News ↗

El nuevo estándar de memoria gráfica GDDR7 de JEDEC suscita debate sobre hasta qué punto siguen siendo relevantes los organismos formales de estandarización, ya que empresas como NVIDIA, Apple y Micron impulsan cada vez más variantes de DRAM propietarias o semipropietarias. Los comentaristas profundizan en los cambios técnicos de GDDR7 —como la señalización PAM3, canales más estrechos pero más numerosos, ECC en el chip y rediseño del bus de comandos— y en lo que esto implica para la latencia, el ancho de banda, la potencia y la complejidad del controlador. La conversación también aborda tendencias más amplias en interconexiones de alta velocidad (por ejemplo, modulación de estilo RF, diseño SerDes) y cómo el ancho de banda y la capacidad de memoria moldean el panorama competitivo de las GPU y la inferencia local de IA.

Papel y relevancia de JEDEC

  • Algunos cuestionan cuán relevante sigue siendo JEDEC, dadas las variantes de memoria propietarias y los módulos no intercambiables.
  • Otros sostienen que JEDEC sigue siendo fundamental como organismo neutral de estándares para la interoperabilidad, especialmente para DRAM y HBM, y señalan que muchas grandes empresas son miembros.
  • La estandarización se considera un modo de habilitar economías de escala y de dar a los ingenieros de hardware y firmware una base de referencia fiable.

Arquitecturas de memoria: ancho de banda vs latencia

  • Se señala que los SoC de Apple tienen interfaces de memoria amplias y mucha RAM unificada, lo cual beneficia a las GPU y a la inferencia de LLM, pero sus CPU no aprovechan plenamente el ancho de banda máximo.
  • Se critica a los equipos de escritorio/portátiles x86 por buses de memoria estrechos pese al aumento en el número de núcleos.
  • Varios comentaristas enfatizan que, para las CPU, la latencia sigue importando más que el ancho de banda bruto en las cargas de trabajo típicas.
  • Se discuten los efectos NUMA (por ejemplo, dos 512 bits frente a un “verdadero” 1024 bits) y las relaciones óptimas entre núcleos por canal para el rendimiento.

Tendencias de señalización e interconexiones

  • Los estándares de alta velocidad (GDDR, PCIe, USB, Ethernet) se están moviendo hacia la señalización multinivel (PAM, ideas similares a QAM) en lugar de depender solo de mayores relojes o más pines.
  • Se explican los motivos: los enlaces fuera del chip están limitados por la integridad de señal y la potencia; la modulación serial de alto orden junto con SERDES supera a los buses paralelos muy anchos en las placas.
  • Se destacan los compromisos: una modulación más compleja aumenta la latencia, el consumo y la complejidad de implementación, aunque ahorra pines y espacio en la placa.

Cambios técnicos de GDDR7

  • Cambios clave: señalización PAM3 en los pines de datos, ECC en el propio chip, buses de datos y de comandos/direcciones más estrechos, adición de un reloj de lectura (RCK), más registros de modo y un difusor estático de datos.
  • Desglose detallado de la codificación de símbolos de GDDR7 (11b7S, 3b2S, 2b1S) para empaquetar datos, CRC y banderas en 176 símbolos PAM3 por transacción.
  • Debate sobre si la latencia aumentará debido a la complejidad frente a posibles mejoras de temporización; el resultado se considera incierto.

Implicaciones industriales y de IA

  • Algunos argumentan que Nvidia corre el riesgo de quedarse atrás en la inferencia de IA de consumo por la capacidad limitada de VRAM, mientras que la memoria unificada de Apple y los próximos diseños de AMD están mejorando.
  • Otros responden que el dinero real está en el entrenamiento, donde el ecosistema CUDA de Nvidia y su ventaja en software dominan, y que la “inferencia de consumo” puede ser un mercado menor.
  • Un hilo lateral señala el uso pasado de GDDR5X/6X no estandarizada por JEDEC por parte de Nvidia y las anteriores tarjetas HBM de consumo de AMD.

Miscelánea

  • Curiosidad por futuras interconexiones (por ejemplo, óptica/QAM, fibra embebida en PCB).
  • Deseo de una memoria que pueda optimizar dinámicamente para gráficos frente al rendimiento del sistema.
  • Breve especulación sobre si futuras generaciones de HBM reaparecerán en GPU de venta al público.