JEDEC 发布 GDDR7 图形内存标准
JEDEC 新发布的 GDDR7 图形内存标准引发了关于正式标准组织相关性的重要争论：随着 NVIDIA、Apple 和 Micron 等公司越来越多地推动专有或半专有的 DRAM 变体，JEDEC 是否仍然重要。评论者深入讨论了 GDDR7 的技术变化——例如 PAM3 信号、更窄但更多的通道、片上 ECC 以及命令总线重设计——以及这些变化对延迟、带宽、功耗和控制器复杂性的影响。讨论还涉及高速互连的更广泛趋势（如射频风格调制、SerDes 设计），以及内存带宽和容量如何塑造 GPU 和本地 AI 推理的竞争格局。
JEDEC 的角色与相关性
- 鉴于专有内存变体和不可互换的模块，有些人质疑 JEDEC 现在还是否有多大相关性。
- 也有人认为，作为一个中立的标准组织，JEDEC 仍然是互操作性的关键，尤其是在 DRAM 和 HBM 方面，并指出许多大公司都是其成员。
- 标准化被视为能够带来规模经济，并为硬件/固件工程师提供可靠的基线。
内存架构：带宽 vs 延迟
- 有人提到 Apple 的 SoC 拥有更宽的内存接口和更大的统一内存，这对 GPU 和 LLM 推理有益，但它们的 CPU 并不能充分利用峰值带宽。
- x86 台式机/笔记本则因在核心数量不断上升的同时仍保持较窄的内存总线而受到批评。
- 几位评论者强调，对于 CPU 来说，在典型工作负载中延迟仍比原始带宽更重要。
- 讨论还涉及 NUMA 效应（例如双 512 位 vs “真正的” 1024 位）以及为了吞吐量而优化的每通道核心数比例。
信号趋势与互连
- 高速标准（GDDR、PCIe、USB、Ethernet）都在向多电平信号（PAM、类似 QAM 的思路）演进，而不只是提高时钟频率或增加引脚。
- 对此原因的解释包括：芯片外链路受信号完整性和功耗限制；在板级上，采用串行高阶调制加 SERDES，比超宽并行总线更有优势。
- 讨论强调了权衡：更复杂的调制会增加延迟、功耗和实现复杂度，不过能节省引脚和板上空间。
GDDR7 技术变化
- 关键变化包括：数据引脚使用 PAM3 信号、片上 ECC、更窄的数据与命令/地址总线、增加读时钟（RCK）、更多模式寄存器，以及静态数据扰码器。
- 对 GDDR7 符号编码（11b7S、3b2S、2b1S）进行了详细拆解，以便将数据、CRC 和标志打包进每次传输的 176 个 PAM3 符号中。
- 讨论还争论了由于复杂性导致延迟是否会上升，还是可能带来时序收益；结论被认为尚不明确。
行业与 AI 影响
- 有人认为，由于 VRAM 容量有限，Nvidia 可能在消费级 AI 推理方面落后，而 Apple 的统一内存和 AMD 即将推出的设计正在改进这一点。
- 也有人反驳说，真正赚钱的是训练，而 Nvidia 的 CUDA 生态和软件优势占据主导，“消费级推理”可能只是一个很小的市场。
- 另一个分支讨论提到 Nvidia 过去使用过非 JEDEC 的 GDDR5X/6X，以及 AMD 早期面向消费级的 HBM 显卡。
其他
- 对未来互连方式的好奇（例如光学/QAM、在 PCB 中嵌入光纤）。
- 希望内存能根据图形与系统性能需求动态优化。
- 对未来 HBM 代际是否会重新出现在零售 GPU 上的简短猜测。