JEDEC publica o padrão de memória gráfica GDDR7
O novo padrão de memória gráfica GDDR7 da JEDEC gera debate sobre o quanto os organismos formais de padronização ainda são relevantes, à medida que empresas como NVIDIA, Apple e Micron avançam cada vez mais com variantes proprietárias ou semiproprietárias de DRAM. Comentadores analisam as mudanças técnicas do GDDR7 — como sinalização PAM3, canais mais estreitos porém mais numerosos, ECC on-die e redesenho do barramento de comando — e o que isso significa para latência, largura de banda, consumo de energia e complexidade do controlador. A conversa também aborda tendências mais amplas em interconexões de alta velocidade (por exemplo, modulação estilo RF, design SerDes) e como largura de banda e capacidade de memória moldam o cenário competitivo para GPUs e inferência local de IA.
Papel e Relevância da JEDEC
- Alguns questionam o quanto a JEDEC ainda é relevante, dado variantes proprietárias de memória e módulos não intercambiáveis.
- Outros argumentam que a JEDEC continua sendo crítica como um organismo neutro de padronização para interoperabilidade, especialmente para DRAM e HBM, e observam que muitas grandes empresas são membros.
- A padronização é vista como algo que permite economias de escala e fornece aos engenheiros de hardware/firmware uma base confiável.
Arquiteturas de Memória: Largura de Banda vs Latência
- Os SoCs da Apple são citados por terem interfaces de memória amplas e grande RAM unificada, benéficas para GPUs e inferência de LLM, mas suas CPUs não aproveitam totalmente a largura de banda de pico.
- Desktops/notebooks x86 são criticados por barramentos de memória estreitos apesar do aumento no número de núcleos.
- Vários comentaristas enfatizam que, para CPUs, a latência ainda importa mais do que a largura de banda bruta em cargas de trabalho típicas.
- Discussão sobre efeitos NUMA (por exemplo, dual 512-bit vs “verdadeiro” 1024-bit) e razões ideais de núcleos por canal para throughput.
Tendências de Sinalização e Interconexões
- Padrões de alta velocidade (GDDR, PCIe, USB, Ethernet) estão todos migrando para sinalização multinível (PAM, ideias semelhantes a QAM) em vez de depender apenas de clocks mais altos ou mais pinos.
- Explicações do motivo: links fora do chip são limitados por integridade de sinal e consumo de energia; modulação serial de ordem superior mais SERDES vence barramentos paralelos muito largos em placas.
- Compensações destacadas: modulação mais complexa aumenta latência, consumo de energia e complexidade de implementação, embora economize pinos e espaço na placa.
Mudanças Técnicas no GDDR7
- Mudanças principais: sinalização PAM3 nos pinos de dados, ECC on-die, barramentos de dados e comando/endereço mais estreitos, clock de leitura adicional (RCK), mais registradores de modo e um embaralhador estático de dados.
- Descrição detalhada da codificação de símbolos do GDDR7 (11b7S, 3b2S, 2b1S) para compactar dados, CRC e flags em 176 símbolos PAM3 por transação.
- Debate sobre se a latência aumentará devido à complexidade vs possíveis ganhos de temporização; o resultado é considerado incerto.
Implicações para a Indústria e para IA
- Alguns argumentam que a Nvidia corre o risco de ficar para trás em inferência de IA para consumidores por causa da capacidade limitada de VRAM, enquanto a memória unificada da Apple e os projetos futuros da AMD estão melhorando.
- Outros respondem que o dinheiro de verdade está no treinamento, onde o ecossistema CUDA e a liderança de software da Nvidia dominam, e que “inferência de consumidor” pode ser um mercado pequeno.
- Um subfio observa o uso passado pela Nvidia de GDDR5X/6X fora do padrão JEDEC e as antigas placas HBM de consumo da AMD.
Diversos
- Curiosidade sobre futuras interconexões (por exemplo, ópticas/QAM, fibra embutida em PCBs).
- Desejo por memória que possa otimizar dinamicamente para gráficos vs desempenho do sistema.
- Especulação breve sobre se futuras gerações de HBM reaparecerão em GPUs de varejo.