JEDEC ने GDDR7 ग्राफ़िक्स मेमोरी मानक प्रकाशित किया
JEDEC के नए GDDR7 graphics memory standard ने इस बहस को जन्म दिया है कि क्या formal standards bodies अब भी कितने प्रासंगिक हैं, जबकि NVIDIA, Apple और Micron जैसी कंपनियाँ increasingly proprietary या semi-proprietary DRAM variants आगे बढ़ा रही हैं। Commenters GDDR7 में हुए तकनीकी बदलावों—जैसे PAM3 signaling, narrower लेकिन अधिक numerous channels, on-die ECC और command-bus redesign—और इनके latency, bandwidth, power, तथा controller complexity पर प्रभाव पर चर्चा करते हैं। बातचीत high-speed interconnects (जैसे RF-style modulation, SerDes design) के व्यापक रुझानों और memory bandwidth व capacity के GPU तथा local AI inference के प्रतिस्पर्धी परिदृश्य को आकार देने के तरीकों को भी छूती है.
JEDEC की भूमिका और प्रासंगिकता
- कुछ लोग सवाल उठाते हैं कि JEDEC अब कितना प्रासंगिक रह गया है, क्योंकि proprietary memory variants और non-interchangeable modules बढ़ते जा रहे हैं।
- अन्य लोगों का तर्क है कि JEDEC एक तटस्थ standards body के रूप में interoperability के लिए अब भी महत्वपूर्ण है, खासकर DRAM और HBM के लिए, और वे यह भी नोट करते हैं कि कई बड़ी कंपनियाँ इसके सदस्य हैं।
- Standardization को economies of scale सक्षम करने और hardware/firmware engineers को एक भरोसेमंद baseline देने वाला माना जाता है।
Memory Architectures: Bandwidth vs Latency
- Apple के SoCs को wide memory interfaces और large unified RAM के लिए उल्लेखनीय माना जाता है, जो GPUs और LLM inference के लिए लाभदायक है, लेकिन उनके CPUs peak bandwidth का पूरा उपयोग नहीं कर पाते।
- x86 desktops/laptops की आलोचना की जाती है कि core counts बढ़ने के बावजूद उनके memory buses संकरे हैं।
- कई commenters इस बात पर जोर देते हैं कि CPUs के लिए typical workloads में raw bandwidth की तुलना में latency अभी भी अधिक महत्वपूर्ण है।
- NUMA effects (जैसे dual 512-bit बनाम “true” 1024-bit) और throughput के लिए optimal core-per-channel ratios पर चर्चा होती है।
Signaling Trends and Interconnects
- High-speed standards (GDDR, PCIe, USB, Ethernet) सभी केवल higher clocks या more pins के बजाय multi-level signaling (PAM, QAM-like ideas) की ओर बढ़ रहे हैं।
- इसका कारण समझाया गया: off-chip links signal-integrity और power-limited होते हैं; boards पर बहुत wide parallel buses की तुलना में serial high-order modulation plus SERDES बेहतर काम करता है।
- Trade-offs पर प्रकाश डाला गया: अधिक complex modulation latency, power, और implementation complexity बढ़ाता है, हालांकि यह pins और board real estate बचाता है।
GDDR7 Technical Changes
- मुख्य बदलाव: data pins पर PAM3 signaling, on-die ECC, narrower data और command/address buses, added read clock (RCK), अधिक mode registers, और एक static data scrambler।
- GDDR7 की symbol encoding (11b7S, 3b2S, 2b1S) का विस्तृत विवरण, जिससे data, CRC, और flags को एक transaction में 176 PAM3 symbols में पैक किया जाता है।
- इस पर बहस कि complexity के कारण latency बढ़ेगी या timing gains की संभावना होगी; परिणाम स्पष्ट नहीं माना गया।
Industry and AI Implications
- कुछ लोगों का कहना है कि सीमित VRAM capacity के कारण Nvidia consumer AI inference में पीछे रह सकता है, जबकि Apple की unified memory और AMD के आगामी designs बेहतर हो रहे हैं।
- अन्य लोग इसका प्रतिवाद करते हैं कि असली पैसा training में है, जहाँ Nvidia का CUDA ecosystem और software leadership हावी है, और “consumer inference” शायद एक छोटा market है।
- एक side thread में Nvidia द्वारा पहले non-JEDEC GDDR5X/6X और AMD के पहले consumer HBM cards के उपयोग का उल्लेख है।
Miscellaneous
- भविष्य के interconnects (जैसे optical/QAM, PCB में embedded fiber) के बारे में जिज्ञासा।
- ऐसी memory की इच्छा जो graphics बनाम system performance के लिए गतिशील रूप से optimize कर सके।
- इस पर संक्षिप्त अटकलें कि क्या future HBM generations retail GPUs में फिर से दिखाई देंगी।