Barcelona Supercomputing Center ने प्रस्तुत किया Sargantana: नया ओपन-सोर्स RISC-V चिप

पृष्ठभूमि और BSC संदर्भ

• टिप्पणीकार BSC की व्यापक पहचान पर ध्यान दिलाते हैं: यह MareNostrum सुपरकंप्यूटरों की मेजबानी करता है (जिनमें से एक मशहूर रूप से एक चैपल में है), एक RISC-V शिखर सम्मेलन का सह-आयोजन किया, और खुले शोध परियोजनाएँ चलाता है (HPC वर्कफ़्लो, जलवायु कार्य, भाषा तकनीक जैसे Catalan NLP)।
• कुछ लोग Sargantana को अधिक खुले, स्थानीय रूप से डिज़ाइन किए गए कंप्यूट की ओर यूरोप के प्रयास और बड़े विदेशी विक्रेताओं पर निर्भरता कम करने का हिस्सा मानते हैं।

आर्किटेक्चर और तकनीकी विवरण

• लिंक किया गया प्रीप्रिंट: 22nm FD‑SOI, RV64G (थ्रेड में “GC” को लेकर कुछ भ्रम), और प्री‑1.0 RISC‑V वेक्टर एक्सटेंशन (v0.7.1) का एक उपसमूह।
• नाममात्र ~1.26 GHz क्लॉक; आर्किटेक्चर को 7-स्टेज पाइपलाइन के रूप में वर्णित किया गया है, जिसमें पहले के इन-ऑर्डर डिज़ाइन के ऊपर कुछ आउट-ऑफ-ऑर्डर विशेषताएँ (register renaming, non-blocking memory) जोड़ी गई हैं।
• नोड के आधार पर संभावना है कि निर्माण GlobalFoundries में जर्मनी में हुआ हो।

प्रदर्शन और डिज़ाइन के समझौते

• बेंचमार्क: CoreMark/MHz ≈ 2.44; Dhrystone IPC ≈ 0.7। कई पोस्टर इसे जटिलता (OoO तत्वों) के हिसाब से कम मानते हैं, और सुझाव देते हैं कि अधिक ट्यूनिंग वाला एक सरल core बेहतर होता।
• मौजूदा ओपन RISC-V cores (जैसे Rocket, BOOM, PULP का Spatz) से तुलना की जाती है, और कुछ लोग सोचते हैं कि “not invented here” के बजाय इन्हीं पर आधारित निर्माण क्यों नहीं किया गया।
• अन्य लोग इस बात पर ज़ोर देते हैं कि 22nm कई अनुप्रयोगों के लिए उपयुक्त है; ऐसी परियोजना से 4nm की अपेक्षा करना अवास्तविक माना जाता है।

लक्षित अनुप्रयोग और इकोसिस्टम

• पेपर और टिप्पणियाँ Sargantana को औद्योगिक, वैज्ञानिक, रियल-टाइम, और HPC-समीप उपयोग के लिए स्थिति देती हैं, न कि उपभोक्ता डेस्कटॉप या गेमिंग के लिए।
• कुछ लोग आशा करते हैं कि यह एक high-end MCU-शैली का core बने; अन्य लोगों को लगता है कि सामान्य-उद्देश्य CPUs के लिए इसका प्रदर्शन निराशाजनक है।
• व्यापक RISC-V इकोसिस्टम: विभिन्न dev boards (VisionFive 2, Lichee Pi 4A, Milk‑V, Kendryte K230) और बेंचमार्किंग के लिए emulation के बजाय असली हार्डवेयर की आवश्यकता पर चर्चा। मौजूदा RISC‑V प्रदर्शन बनाम x86 पर मिश्रित विचार।

ओपन-सोर्स स्थिति

• एक टिप्पणीकार शुरू में “ओपन सोर्स” दावे पर संदेह करता है, लेकिन फिर GitHub पर सार्वजनिक रूप से उपलब्ध RTL की ओर संकेत किया जाता है, जिससे पुष्टि होती है कि यह वास्तव में open hardware है।

यूरोपीय fabs और रणनीतिक स्वायत्तता

• EU semiconductor क्षमता पर लंबा उप-थ्रेड:
  • इस बात पर सहमति कि 20–40nm और 22/28nm nodes अधिकांश bleeding-edge-नहीं आवश्यकताओं को पूरा करते हैं और सुरक्षा तथा supply resilience के लिए महत्वपूर्ण हैं।
  • यूरोप में sub‑28nm fabs की संख्या, नए पुराने-node fabs की लाभप्रदता, और क्या state subsidies तथा “strategic loss-leaders” उचित हैं, इस पर बहस।
  • lifecycle economics पर चर्चा: पुरानी fabs केवल वर्षों के उच्च-margin उत्पादन के बाद सस्ते chips लाभदायक रूप से बनाती हैं; ऐसी क्षमता को शून्य से फिर शुरू करना या बनाना महंगा और नाज़ुक होता है।
  • कुछ का तर्क है कि legacy parts का stockpiling और specialized vendors का उपयोग पूर्ण on-shoring से अधिक यथार्थवादी हो सकता है।

नामकरण, भाषा, और सांस्कृतिक विषयांतर

• “Sargantana” एक स्थानीय छिपकली के लिए Catalan शब्द है; यह छिपकली-थीम वाले chip परिवार (“Lagarto”) का हिस्सा है।
• “Spanish” बनाम “Castilian” शब्दावली और स्पेन तथा लैटिन अमेरिका में non-Castilian भाषाओं पर विस्तारित साइड बहस।
• संक्षिप्त नोट कि BSC और उसका चैपल-होस्टेड सुपरकंप्यूटर मीडिया और यहाँ तक कि ambient संगीत रिकॉर्डिंग्स में भी दिखाई देते हैं।